AMD is redefining its power metrics and launching a new generation of silicon that positions it squarely in the race for exascale AI infrastructure. The shift begins with the 6th‑generation EPYC “Venice” processors, which replace traditional TDP with “default CPU power” – a figure that encompasses both compute and I/O consumption for a target performance level.

The Venice family spans four series. The flagship EPYC 9006 SP7 lineup offers nine SKUs ranging from 64 to 256 physical Zen 6/6c cores, with a default power envelope of 300–600 W; these are slated for Q4 2026. In the first half of 2027, the broader EPYC 9006 SP8 series will follow with 22 SKUs scaling from 8 to 128 cores and 130–400 W. Two specialized variants round out the portfolio: the 9006X SP7, aimed at HPC, packs more L2 cache and hits a 5.15 GHz maximum clock, while the low‑power 9006 LP (formerly “Verano”) targets head nodes within agentic architectures.

On the GPU side, the Instinct MI400 series arrives in two models. The MI455X carries 432 GB of HBM4 memory (23.3 TB/s bandwidth) and delivers 20 petaflops of FP8 sparse performance – power draw remains undisclosed, though comparable chips like NVIDIA’s Vera Rubin hover near 2,000 W. The MI430X, with the same memory capacity, is designed for AI/HPC convergence and reaches 288 teraflops of FP64. Both are due in 2027 and are destined for AI gigafactories; the Alice Recoque supercomputer will be among the first to integrate them.

These CPUs and GPUs – together with Pensando DPUs and NICs – are the building blocks of AMD’s Helios AI racks. A single rack can house up to 72 GPUs, 18 CPUs, and 31 TB of HBM4 (1.7 PB/s aggregate bandwidth), yielding a theoretical maximum of 1.4 exaflops in FP8, a format widely used for inference. The racks adopt the Open Compute Project’s new Open Rack Wide standard, and deliveries are set to begin this quarter via Bull, HPE, Lenovo, Supermicro, and others.

AMD is also expanding its edge‑AI footprint. The new Ryzen AI Embedded X100 processors double the TDP to 55 W (up from 28 W on the P100 series), combining 8 to 16 Zen 5 cores, a 32‑ or 40‑CU iGPU, and a 50 TOPS NPU. Unified memory support reaches 128 GB (273 GB/s LPDDR5X‑8533). These will ship on Kria AI cards in Q4 2026, with partners including Arbor, Congatec, iBase, IEI, Sapphire, and Seavo.

Major AI players are already aligning. OpenAI plans to bring Helios AI racks online this year as the first phase of its 6 GW deployment roadmap, and Meta has begun testing the racks and validating EPYC Venice chips. Meanwhile, AMD is collaborating with Cerebras to build a disaggregated inference system that unifies its silicon with Helios racks; a joint solution will debut by end‑2026, initially through Cerebras Cloud.

Ne dites plus TDP, mais « puissance CPU par défaut ».

Avec ses puces EPYC de 6e génération (« Venice »), AMD a fait la bascule. Il communique ce nouvel indicateur qui reflète la consommation cumulée calcul + I/O pour une cible de performance donnée.

Jusqu’à 256 cœurs avec EPYC Venice

Les CPU Venice utilisent des cœurs Zen 6 et 6c. Ils se répartissent en quatre familles.

Dans le haut du panier, les EPYC 9006 SP7 (9 références) vont de 64 à 256 cœurs physiques, pour 300 à 600 W de puissance par défaut. Ils sont attendus au T4 2026.

Prévus pour S1 2027, les EPYC 9006 SP8 (22 SKU) se destinent à des environnements plus restreints, avec 8 à 128 cœurs physiques et 130 à 400 W de puissance par défaut.

La série 9006X SP7 cible le HPC, avec davantage de cache L2 que les 9006 SP7 et une fréquence maximale portée à 5,15 GHz. Quant aux 9006 LP (basse consommation ; ex-Verano), ils visent les nœuds de tête au sein des architectures agentiques.

Un GPU Instinct à l’intersection de l’IA et du HPC

Lancée en parallèle des EPYC Venice, la gamme de GPU Instinct MI400 comprend pour le moment deux modèles.

D’un côté, le MI455X, doté de 432 Go de HBM4 (23,3 To/s de bande passante théorique) et annoncé à 20 Pflops en FP8 (sparse). Comme souvent avec ces puces, AMD n’a pas officialisé de TDP (à titre indicatif Vera Rubin avoisine les 2000 W).

De l’autre, le MI430X, pourvu de la même quantité de DRAM, mais positionné sur la convergence IA/HPC, avec une performance théorique de 288 Tflops en FP64. Disponibilité prévue pour 2027, avec en ligne de mire les AI (giga)factories. Le supercalculateur Alice Recoque en embarquera.

Helios AI ou la promesse de racks exaflopiques pour l’inférence FP8

Les EPYC Venice et les Instinct MI455X sont – avec les DPU/NIC Pensando – la matière première des racks Helios AI. Au menu, jusqu’à 72 GPU, 18 CPU et 31 To de mémoire HBM4 (1,7 Po/s). Puissance maximale théorique : 1,4 Eflops en FP8 (format numérique souvent utilisé en production pour l’inférence).

Les racks Helios AI utilisent le nouveau standard ORW (Open Rack Wide) de l’Open Compute Project. Les livraisons doivent démarrer ce trimestre. Bull, HPE, Lenovo et Supermicro, entre autres, fourniront des systèmes.

Ryzen AI Embedded : des P100 aux X100, un TDP doublé

Pour la robotique et plus globalement l’IA « physique », AMD dégaine les cartes Kria AI. Elles reposent sur la dernière génération des processeurs Ryzen AI Embedded (X100).

Ces derniers associent CPU (8 à 16 cœurs Zen 5), iGPU (32 ou 40 unités de calcul) et NPU (50 TOPS), pour un TDP de 55 W (contre 28 W pour la quasi-totalité des P100). Capacité maximale de la mémoire unifiée : 128 Go (273 Go/s en LPDDR5X-8533 sur bus 256 bits).

La production de masse des cartes Kria AI est attendue au T4 2026. Avec, comme partenaires, Arbor, Congatec, iBase, IEI, Sapphire et Seavo.

AMD prévoit une solution commune avec Cerebras pour cette année

À la même échéance, OpenAI entend mettre en service des racks Helios AI. Ce sera la première phase du déploiement de 6 GW annoncé en octobre 2025.

Aux dernières nouvelles, Meta a commencé à tester ces mêmes racks et à valider les EPYC Venice.

AMD travaille aussi avec Cerebras. Il s’engage à unifier ses puces avec les racks Helios AI en un « système d’inférence désagrégé ». Une solution commune devrait sortir d’ici à fin 2026, initialement au sein de l’offre Cerebras Cloud.

À consulter en complément :

Le datacenter IA, trame idéale pour le premier CPU d’Arm

Après la DRAM, le spectre d’une pénurie de CPU

Meta va-t-il devenir un néocloud ?

IaaS, inférence, bureautique… Microsoft rend son cloud un peu plus « local »

D’AWS à GCP, comment l’IA de Slack est devenue multicloud

Illustrations © AMD

The post AMD entre vraiment dans le jeu des racks IA exascale appeared first on Silicon.fr.