TSMC dévoile sa technologie de gravure à 1,3 nm pour améliorer les puces d’IA
台积电在2026年北美技术研讨会上正式公布了名为A13的1.3纳米级刻蚀工艺，该制程专为人工智能、高性能计算（HPC）及移动应用设计，旨在通过提升晶体管密度与能效来应对急剧增长的算力需求。根据规划，A13工艺将于2029年进入量产阶段。
值得关注的是，这一新工艺并未采用ASML最新一代的极紫外光刻设备。台积电的这一技术路线选择或意在平衡先进制程的研发进度与设备获取成本，同时反映出公司在不依赖最尖端光刻机的情况下实现工艺微缩的策略。A13的推出进一步巩固了台积电在超先进制程领域的布局，为下一代AI芯片提供了更高密度的集成方案。
TSMC’s A13 process, a 1.3nm-class node, promises a significant leap in transistor density and power efficiency to support escalating demands from AI, high-performance computing (HPC), and mobile sectors. The technology was unveiled during the company’s 2026 North American Technology Symposium, with mass production slated for 2029.
Unlike some industry speculations, the A13 node will not leverage ASML’s latest high-numerical aperture (high-NA) extreme ultraviolet (EUV) lithography systems. TSMC will instead continue using existing EUV platforms, a strategic choice that may balance cost and manufacturing maturity while still delivering the required density improvements.
The excerpt did not include specific performance metrics, power reductions, or architectural details. Further insights into SRAM scaling, chiplet integration, or backside power delivery—areas where TSMC is expected to innovate—remain unconfirmed in the provided text.
Le procédé de gravure A13 du fondeur taïwanais offre une densité et une efficacité améliorées pour répondre à la demande croissante des applications d’IA, de calcul haute performance (HPC) et mobiles, avec une production prévue pour 2029, mais sans exploiter les équipements de dernière génération d’ASML. Lors de son Symposium technologique nord-américain 2026 qui s’est […]
Cet article TSMC dévoile sa technologie de gravure à 1,3 nm pour améliorer les puces d’IA a été publié par VIPress.net.
TSMC announced a 1.3 nm-class process (A13) promising higher density and efficiency for AI, HPC, and mobile chips, targeting production in 2029 without using ASML’s latest High-NA EUV tools.
Monitor — long timeline to 2029 production, but a critical signal for next-gen AI semiconductor scaling plans.