法国研究机构CEA-Leti将于2026年5月在美国洛杉矶展示其高性能MicroLED技术，该技术旨在推动下一代显示器和数据中心光通信的发展。此外，CEA-Leti还将在同年6月于法国和台湾举办多场半导体行业峰会，重点介绍其在半导体可靠性、先进封装及AI硬件架构等领域的最新成果。

法国初创公司iNGage开发出高性能多轴惯性MEMS导航传感器，其集成三组陀螺仪和加速度计，灵敏度比现有消费级产品高十倍，可在无GPS信号时实现高速行驶一分钟定位误差仅50厘米。该公司凭借此项创新技术赢得了法国Bpifrance的i-Lab 2024竞赛，并于2025年被法国汽车工业协会PFA选入其创业加速项目。iNGage已与CEA-Leti建立联合实验室，计划将M&NEMS技术转移至代工厂并开

法国无晶圆厂公司iNGage开发出高性能多轴MEMS惯性导航传感器，其核心创新在于将MEMS与NEMS技术结合，研发出比现有汽车和消费级传感器灵敏度高10倍的集成组件，可在无GPS信号时实现高速行驶一分钟仅50厘米的定位误差。该公司凭借该技术荣获Bpifrance的2024年i-Lab创新奖，并于2025年被法国汽车工业协会PFA选入 Automotive Lab加速计划，以推动其技术进入汽车供应

法国研究机构CEA-Leti将于2026年4月26日至5月1日在夏威夷举行的MRS春季会议上展示其硬件安全创新成果，包括VASCO2和SCIBE工具演示，并发表三篇关于3D集成电路可靠性、半导体制造问题解决方案及压电设备材料优化的论文。此外，CEA-Leti还将在同年6月于法国格勒诺布尔举办的LID世界峰会上介绍MEMS技术的最新进展，并在台湾新竹与美国比佛利山分别举办半导体技术交流会和IRPS

2026年3月19日，法国CEA-Leti与波兰华沙理工大学CEZAMAT-WUT在华沙签署谅解备忘录，旨在深化双方在FD-SOI技术和半导体领域的合作。该合作获得了法国与波兰政府高层代表的共同支持，将聚焦辐射抗性元件研发、知识共享与人才培养，以增强欧洲技术主权。此次合作亦与欧洲芯片法案框架下的FAMES试点项目及RESOLVE倡议协同，推动构建更具韧性的欧洲半导体生态系统。

2026年3月19日，法国CEA-Leti与波兰华沙理工大学CEZAMAT-WUT在华沙签署合作备忘录，双方将围绕FD-SOI技术和抗辐射元件等半导体领域深化合作。此次合作得到波兰数字事务部及法国驻波兰大使馆等官方机构支持，旨在利用CEZAMAT的4000平方米洁净室等设施，共同推进欧洲在航天、国防等关键领域的芯片原型制造能力。该合作同时呼应欧洲《芯片法案》战略框架，通过RESOLVE等倡议强化欧

法国CEA-Leti和CEA-List研究所与台湾力积电（PSMC）达成战略合作，将结合RISC-V处理器设计与硅光技术，为AI系统开发高带宽、低功耗的3D集成解决方案。此举旨在突破传统芯片互连的物理限制，应对半导体行业在能效与计算架构方面的挑战。

施耐德电气与法国原子能和替代能源委员会（CEA）决定将双方已合作六年的联合实验室再延长三年。此次续约旨在持续应对工业设备从设计到使用全生命周期的网络安全挑战，双方将聚焦后量子密码、嵌入式AI安全等前沿领域，并继续利用CEA在硬件安全评估方面的专业能力与施耐德在安全编码方面的经验。此前该实验室已开发出无线通信协议漏洞测试平台等先进工具，未来三年将重点研究基于AI的嵌入式系统异常行为检测等关键技术。

法国CEA-Leti与LTM实验室联合培养的博士生Georges Al Hoyek，因研究磷化铟表面功能化以提升其在微电子器件中的集成度，在国际UCPSS会议上荣获最佳学生论文奖。他的研究通过优化湿法清洗工艺，在氮气环境下有效去除磷化铟表面氧化物，为硅光子学和先进微电子集成提供了关键技术突破。这项工作有望推动磷化铟等替代硅材料在未来光电子器件制造中的应用。

法国CEA-Leti与格芯宣布继续深化合作，格芯作为终端用户加入欧盟资助的FAMES试点线，共同推进下一代全耗尽绝缘体上硅（FD-SOI）技术研发。双方二十余年的协作已孵化出格芯22FDX平台等成果，新项目将聚焦器件增强、应变硅衬底及射频、存内计算等方向，服务5G/6G、边缘AI和航天等高可靠应用。此举强化了欧洲在低功耗、自主半导体领域的产业竞争力和技术主权。

法国半导体研究机构 Leti 宣布推出一项新的技术/合作进展，重点面向先进芯片与微电子应用，旨在提升相关器件的性能、能效或制造能力。该消息涉及 Leti 及其产业合作伙伴/研究团队，显示出欧洲在半导体研发上的持续投入，并可能对下一代芯片、传感器或系统级集成带来商业化推动。

欧洲嵌入式AI项目PREVAIL（由CEA-Leti协调，联合Fraunhofer、imec和VTT）宣布其测试实验平台TEF Edge AI HW正式投入运营，已部署52台战略设备，面向学术机构、初创企业和中小企业开放。该平台依托非易失性存储器、3D集成与射频光子连接技术，旨在降低AI硬件验证门槛，加速从原型到下一代应用的边缘智能组件创新。

由CEA-Leti协调，联合Fraunhofer、imec和VTT的欧洲PREVAIL项目宣布其Edge AI硬件测试实验设施（TEF Edge AI HW）已全面运营并开放。该平台基于非易失性存储器、3D集成和射频/光子连接三大技术支柱，安装了52台战略设备，为欧洲初创企业、中小企业及学术机构提供从原型到下一代应用的验证支持。这将降低Edge AI组件开发门槛，加速工业、出行、医疗等领域的低功耗

法国CEA-Leti在2026年VLSI研讨会上宣布，利用三维电容器架构成功将铁电RAM（FeRAM）微缩至22纳米节点，存储单元密度达到先进10纳米SRAM的水平，且断电不丢失数据。这一突破消除了FeRAM长期面临的密度瓶颈，未来可直接嵌入处理器实现低功耗边缘AI本地运算，大幅降低对云端的能耗依赖，项目获得欧盟“芯片联合计划”及法国“2030投资计划”资助。

法国CEA-Leti在2026年VLSI会议上展示了基于3D垂直结构电容器的22纳米铁电存储器（FeRAM）突破，其单元密度媲美10纳米SRAM且具备非易失性，打破了长期阻碍FeRAM竞争易失性存储的密度瓶颈。该技术消除了唤醒效应，有望将高能效AI推理直接嵌入端侧处理器，减少云端数据传输能耗，并适用于高性能计算、航空航天及物联网平台。

法国CEA-Leti在VLSI 2026会议上宣布，成功将铁电存储器（FeRAM）微缩至22纳米节点，采用三维氧化铪锆电容架构，使其密度达到先进10纳米SRAM水平，同时保持非易失性，为边缘AI、高性能计算及物联网设备带来比以往更快、更节能的本地数据处理能力。