2026年7月3日，欧洲芯片联合执行体（Chips JU）将举办线上说明会，介绍两项旨在强化欧洲AI算力基础设施的新资助机会，重点支持AI芯片与系统的研发和部署。会议面向AI芯片设计公司、系统集成商、云服务商、数据中心运营商以及电源、冷却和连接供应商等相关方，提供政策背景、合作机遇和提案准备指导，以推动欧洲AI计算生态的协作发展。

为应对欧洲半导体技能短缺，Chips JU将于2026年7月启动三项总预算4500万欧元的技能征集，聚焦卓越中心、试点联盟和芯片设计激励。Chips JU与AENEAS合作举办说明会，由AENEAS技术总监Patrick Cogez主持，助力欧洲半导体人才培养与生态建设。

芯片联合执行体（Chips JU）将于2026年7月启动三项总额4500万欧元的半导体技能培养项目征集，涵盖卓越技能中心、试点联盟和芯片设计激励，以应对欧洲半导体人才短缺并落实《欧洲芯片法案》。AENEAS协会与Chips JU办公室将在6月18日联合举办线上说明会，由AENEAS技术总监Patrick Cogez主持，帮助业界了解征集详情并促成合作。此举旨在通过教育培训与技能提升，加强欧洲半导体

由Chips JU主导的JASMINE项目正式启动，这是一项为期18个月的欧盟与日本半导体合作计划，旨在保障供应链、加速创新并开发可持续战略技术。此举将强化双方在芯片领域的协同，对供应链安全和绿色技术发展产生重要影响。

智能网络与服务联合体（SNS JU）启动2026年第二项FEM技术征稿，欧盟资助1400万欧元，聚焦6G射频前端关键微电子模块，以降低对非欧半导体的依赖。SNS JU、欧盟委员会和6G-IA将在2026年5月26日举办线上说明与对接活动，同日开征，截止9月3日；此举与Chips JU 2000万欧元“韧性”征稿互补，前者侧重系统规格与原型验证，后者专注半导体设计、封装及工业化。该协作旨在强化欧洲电

2026年5月5日至6日，edaWorkshop26将与欧洲纳米电子应用、设计与技术会议（ADTC）在德累斯顿联合举办。活动聚焦CMOS 2.0、量子光学、AI芯片设计工具、欧洲RISC-V生态等前沿议题，并涵盖欧盟《芯片法案2.0》相关进展。该会议由edacentrum组织，AENEAS参与指导委员会，旨在促进欧洲微电子研发项目与顶尖专家间的技术交流与合作。

2026年2月4日至5日，欧洲ECS合作对接活动在布鲁塞尔举行，创下逾700人参与的纪录。活动聚焦于为2026年“芯片联合执行体”的10项招标组建联盟，参会者通过近900场双边会议及多个专题研讨，共同推动欧洲在半导体、光子学、6G及量子技术等战略领域的项目合作。此次活动由AENEAS等行业协会组织，旨在强化产学研协作，将创新构想转化为具有影响力的欧洲项目。

CEA-Leti在ECTC 2026上宣布，成功演示了间距低至1微米的芯片到晶圆（D2W）混合键合功能测试载体，为高性能计算、智能视觉和AI的3D集成带来突破。该技术可大幅提升AI加速器的互连密度与带宽，缩短数据路径以降低功耗，但1微米间距的良率仍受现有键合工具对位精度限制。研究在欧盟FAMES试点线和法国2030计划NextGen项目框架下进行，后续将集成高密度硅通孔（HD TSV）和氧化层通孔

CEA-Leti在ECTC 2026上宣布，成功展示了间距低至1微米的芯片到晶圆（D2W）混合键合功能测试载具，该技术通过缩短互连路径大幅提升数据传输速度并降低功耗，旨在解决高性能计算和AI加速器的互连密度瓶颈。该研究在FAMES试点线和法国2030倡议下的NextGen项目框架内进行，由CEA-Leti主导，并得到IRT Nanoelec的支持。这一突破为集成高密度硅通孔（HD TSV）和氧化层

法国CEA-Leti与格芯宣布继续深化合作，格芯作为终端用户加入欧盟资助的FAMES试点线，共同推进下一代全耗尽绝缘体上硅（FD-SOI）技术研发。双方二十余年的协作已孵化出格芯22FDX平台等成果，新项目将聚焦器件增强、应变硅衬底及射频、存内计算等方向，服务5G/6G、边缘AI和航天等高可靠应用。此举强化了欧洲在低功耗、自主半导体领域的产业竞争力和技术主权。

法国CEA-Leti在VLSI 2026会议上宣布，成功将铁电存储器（FeRAM）微缩至22纳米节点，采用三维氧化铪锆电容架构，使其密度达到先进10纳米SRAM水平，同时保持非易失性，为边缘AI、高性能计算及物联网设备带来比以往更快、更节能的本地数据处理能力。

法国CEA-Leti在2026年VLSI会议上展示了基于3D垂直结构电容器的22纳米铁电存储器（FeRAM）突破，其单元密度媲美10纳米SRAM且具备非易失性，打破了长期阻碍FeRAM竞争易失性存储的密度瓶颈。该技术消除了唤醒效应，有望将高能效AI推理直接嵌入端侧处理器，减少云端数据传输能耗，并适用于高性能计算、航空航天及物联网平台。

法国CEA-Leti在2026年VLSI研讨会上宣布，利用三维电容器架构成功将铁电RAM（FeRAM）微缩至22纳米节点，存储单元密度达到先进10纳米SRAM的水平，且断电不丢失数据。这一突破消除了FeRAM长期面临的密度瓶颈，未来可直接嵌入处理器实现低功耗边缘AI本地运算，大幅降低对云端的能耗依赖，项目获得欧盟“芯片联合计划”及法国“2030投资计划”资助。